Теорія операційної системи

:: Меню ::

Головна
Представлення даних в обчислювальних системах
Машинні мови
Завантаження програм
Управління оперативною пам'яттю
Сегментна і сторінкова віртуальна пам'ять
Комп'ютер і зовнішні події
Паралелізм з точки зору програміста
Реалізація багатозадачності на однопроцесорних комп'ютерах  
Зовнішні пристрої
Драйвери зовнішніх пристроїв
Файлові системи
Безпека
Огляд архітектури сучасних ОС

:: Друзі ::

Карта сайту
 

:: Статистика ::

 

 

 

 

 

проверить на плагиат онлайн Обычно — примерно на 30%. То есть при 70% уникальности в бесплатной версии, в Антиплагиат.вуз будет всего около 40%. Также часто встречаются случаи, когда при очень высокой уникальности в бесплатном Антиплагиате, в его вузовской версии, в которой проверяет преподаватель, оказывается 0% уникальности.
 

Базово-індексний режим

У цьому режимі адреса операнда утворюється складанням два або, рідше, більшої кількості регістрів і, можливо, ще і адресного зсуву. Такий режим може використовуватися для адресації масивів — один регістр містить базова адреса масиву, друга, — індекс, звідки і назва. Інколи значення індексного регістра умножається на розмір операнда, інколи — ні.
На перший погляд, ортогональна архітектура повинна випробовувати певні складнощі с-кодірованієм такої адресації: для цього потрібно два регістрові поля, а більшість останніх режимів задовольняються одним регістром. Проте багато ортогональної архітектури, наприклад VAX, Мс680хо, SPARC реалізують цей режим, хай інколи і з обмеженнями.

Індексний режим адресації VAX
В VAX за операндом, вказуючим індексний режим адресації і індексний регістр, слідує ще один байт, що кодує режим адресації і регістр, використовувані для обчислення базової адреси (мал. 2.12). Ідея вирішити багатократну вказівку індексного регістра в одному операнді, на жаль, не реалізована.

Індексний режим адресації в системі команд SPARC
SPARC дозволяє використовувати для обчислення адреси в командах LD, зт і JMPL як суму двох регістрів, так і суму регістра і 13-розрядного зсуви. Таким чином, ці команди реалізують або побічно-регістровий режим (якщо використовується зсув і воно дорівнює 0), або побічно-регістровий режим із зсувом, або базово-індексний режим без зсуву. Це, звичайно, бідніше, ніж в CISC-процессоров, але жити з таким набором цілком можна.

Мал. 2.12. Індексний режим адресації VAX

Немало сучасних процесорів, втім, пропонують програмістові реалізувати такий режим за допомогою декількох команд і з використанням проміжного регістра, в який слід помістити суму базового і індексного регістрів.

 

:: Реклама ::

 

:: Посилання ::


 

 

 


Copyright © Kivik, 2017